MICROCHIP UG0877 SLVS-EC Alıcısı Polar Fire FPGA Kullanıcı Kılavuzu
Revizyon Geçmişi
Düzeltme geçmişi, belgede uygulanan değişiklikleri açıklar. Değişiklikler, mevcut yayından başlayarak revizyona göre listelenir.
Revizyon 4.0
Aşağıda bu belgenin 4.0 revizyonunda yapılan değişikliklerin bir özeti bulunmaktadır.
- Şekil 2, sayfa 2, Şekil 3, sayfa 3, Şekil 8, sayfa 6 ve Şekil 9, sayfa 7 değiştirildi.
- PLL'yi Aktar bölümü kaldırıldı, sayfa 4.
- Güncellenen Tablo 1, sayfa 3, Tablo 3, sayfa 7, Tablo 4, sayfa 7 ve Tablo 5, sayfa 8.
- Piksel Saat Üretimi için PLL bölümü güncellendi, sayfa 4.
- Yapılandırma Parametreleri bölümü güncellendi, sayfa 7.
Revizyon 3.0
Aşağıda bu belgenin 3.0 revizyonunda yapılan değişikliklerin bir özeti bulunmaktadır.
- SLVS-EC IP, sayfa 2
- Tablo 3 sayfa 7
Revizyon 2.0
Aşağıda bu belgenin 2.0 revizyonunda yapılan değişikliklerin bir özeti bulunmaktadır.
- SLVS-EC IP, sayfa 2
- Alıcı-Verici Yapılandırması, sayfa 3
- Tablo 3 sayfa 7
Revizyon 1.0
Revizyon 1.0 bu belgenin ilk yayınıydı
SLVS-EC IP
SLVS-EC, Sony'nin yeni nesil yüksek çözünürlüklü CMOS görüntü sensörleri için yüksek hızlı arayüzüdür. Bu standart, gömülü saat teknolojisi nedeniyle şeritten şeride sapmaya toleranslıdır. Yüksek hız ve uzun mesafe iletimi açısından kart düzeyinde bir tasarımı kolaylaştırır. SLVS-EC Rx IP çekirdeği, PolarFire FPGA'nın görüntü sensörü verilerini alması için SLVS-EC arayüzü sağlar. IP, 4.752 Gbps'ye kadar hızı destekler. IP çekirdeği, RAW 8, RAW 10 ve RAW 12 yapılandırmaları için iki, dört ve sekiz şeridi destekler. Aşağıdaki şekil, SLVS-EC kamera çözümü için sistem diyagramını göstermektedir.
Şekil 1 • SLVS-EC IP Blok Diyagramı
Polar Fire® alıcı-verici, SLVS-EC arayüzü gömülü saat teknolojisini kullandığından SLVS-EC sensörü için PHY arayüzü olarak kullanılır. Ayrıca PolarFire alıcı-verici kullanılarak kurtarılabilen 8b10b kodlamasını kullanır. PolarFire FPGA'da 24'e kadar düşük güçte 12.7 Gbps alıcı-verici şeridi bulunur. Bu alıcı-verici şeritleri SLVS-EC PHY alıcı şeritleri olarak yapılandırılabilir. Önceki şekilde gösterildiği gibi, alıcı-verici çıkışları SLVS-EC Rx IP çekirdeğine bağlanır.
SLVS-EC Alıcı Çözümü
Aşağıdaki şekil, SLVS-EC IP'nin Libero SoC yazılımının üst düzey tasarım uygulamasını ve SLVS-EC alıcı çözümü için gerekli bileşenleri göstermektedir.
Şekil 2 • SLVS-EC IP SmartDesign
Alıcı-Verici Yapılandırması
Aşağıdaki şekil alıcı-verici arayüz yapılandırmasını göstermektedir.
Şekil 3 • Alıcı-Verici Arayüz Yapılandırıcısı
Alıcı-Verici iki veya dört şeritli olarak yapılandırılabilir. Ayrıca, alıcı-vericinin hızı “Alıcı-Verici veri hızı” olarak ayarlanabilir. SLVS-EC arayüzü aşağıdaki tabloda listelenen iki baud hızını destekler.
Tablo 1 • SLVS-EC Baud Hızı
| Baud Sınıfı | Baud Hızı (Mbps) |
| 1 | 1188 |
| 2 | 2376 |
| 3 | 4752 |
Piksel Saat Üretimi için PLL
Alıcı-Verici tarafından üretilen Fabric saatinden piksel saati üretmek için bir PLL gereklidir, yani LANE0_RX_CLOCK. Piksel saatini üretmek için formül aşağıdadır.
Piksel saati = (LANE0_RX_CLOCK * 8)/DATA_WIDTH
Aşağıdaki şekilde gösterildiği gibi RAW 8 için PF_CCC'yi yapılandırın.
Şekil 4 • Saat Koşullandırma Devresi
Tasarım açıklaması
Aşağıdaki şekil SLVS-EC Çerçeve Formatı yapısını göstermektedir.
Şekil 5 • SLVS-EC Çerçeve Biçimi Yapısı
Paket başlığı, Geçerli satırlarla birlikte çerçeve başlangıç ve bitiş sinyalleri hakkında bilgi içerir. PHY kontrol kodları, SLVS-EC paketini oluşturmak için paket başlığının üstüne eklenir. Aşağıdaki tablo, SLVS-EC protokolünde kullanılan farklı PHY kontrol kodlarını listeler.
Tablo 2 • PHY Kontrol Kodu
PHY Kontrol Kodu 8b10b Sembol Kombinasyonu
Başlangıç Kodu K.28.5 – K.27.7 – K.28.2 – K.27.7
Bitiş Kodu K.28.5 – K.29.7 – K.30.7 – K.29.7
Pad Kodu K.23.7 – K.28.4 – K.28.6 – K.28.3
Senkronizasyon Kodu K.28.5 – D.10.5 – D.10.5 – D.10.5
Boşta Kod D.00.0 – D.00.0 – D.00.0 – D.00.0
SLVS-EC RX IP Çekirdek
Bu bölüm SLVS-EC Alıcı IP'sinin donanım uygulama ayrıntılarını açıklar. Aşağıdaki şekil, Polar Fire SLVS-EC RX IP'sini içeren Sony SLVS-EC alıcı çözümünü gösterir. Bu IP, Polar Fire alıcı-verici arayüz bloğuyla birlikte kullanılır. Aşağıdaki şekil, SLVS-EC Rx IP'sinin dahili bloklarını gösterir.
Şekil 6 • SLVS-EC RX IP'nin Dahili Blokları
hizalayıcı
Bu modül, PolarFire alıcı-verici bloklarından gelen verileri alır ve senkronizasyon koduna hizalar. Bu modül, alıcı-vericiden alınan baytlarda senkronizasyon kodunu arar ve bayt sınırına kilitlenir.
slvsec_phy_rx
Bu modül hizalayıcıdan veri alır ve gelen SLVS PHY paketlerini çözer. Bu modül senkronizasyon dizisinden geçer ve ardından Başlangıç kodundan başlayarak ve bitiş kodunda sona eren pkt_en sinyalini üretir. Ayrıca veri paketlerinden PAD kodunu kaldırır ve veriyi bir sonraki modül olan slvsrx_decoder'a gönderir.
slvsrx_kod çözücü
Bu modül slvsec_phy_rx modülünden veri alır ve piksel verilerini yükten çıkarır. Bu modül şerit başına saat başına dört piksel çıkarır ve çıktıya gönderir. Etkin video verilerini doğrulayan etkin hatlar için hat geçerli sinyalini üretir. Ayrıca SLVS-EC paketlerinin paket başlığındaki çerçeve başlangıç ve çerçeve bitiş bitlerine bakarak Çerçeve geçerli sinyalini üretir
Veri Kod Çözme Durumlarıyla FSM
Aşağıdaki şekil SLVS-EC RX IP için FSM'yi göstermektedir.
Şekil 7 • SLVS-EC RX IP için FSM
SLVS-EC Alıcı IP Yapılandırması
Aşağıdaki şekil SLVS-EC alıcı IP yapılandırıcısını göstermektedir.
Şekil 8 • SLVS-EC Alıcı IP Yapılandırıcısı
Yapılandırma Parametreleri
Aşağıdaki tabloda SLVS-EC alıcı IP bloğunun donanım uygulamasında kullanılan yapılandırma parametrelerinin açıklaması listelenmiştir. Bunlar genel parametrelerdir ve uygulama gereksinimlerine göre değişebilir.
Tablo 3 • Yapılandırma Parametreleri
Adı Açıklama
VERİ_GENİŞLİĞİ Giriş piksel veri genişliği. RAW 8, RAW 10 ve RAW 12'yi destekler.
LANE_WIDTH Sayı SLVS-EC şeritleri. İki, dört ve sekiz şeridi destekler.
BUFF_DERİNLİĞİ Tamponun derinliği. Etkin video satırındaki etkin piksel sayısı.
Tampon derinliği aşağıdaki denklem kullanılarak hesaplanabilir:
BUFF_DEPTH = Tavan ((Yatay Çözünürlük * RAW genişliği) / (32 * Şerit genişliği))
Example: RAW genişliği = 8, Şerit genişliği = 4 ve Yatay Çözünürlük = 1920 piksel
BUFF_DEPTH = Tavan ((1920 * 8)/ (32 * 4)) = 120
Girişler ve Çıkışlar
Aşağıdaki tabloda SLVS-EC RX IP yapılandırma parametrelerinin giriş ve çıkış portları listelenmektedir
Tablo 4 • Giriş ve Çıkış Bağlantı Noktaları
| Sinyal Adı | Yön | Genişlik | Tanım |
| ŞERİT#_RX_CLK | Giriş | 1 | Belirli bir Lane için alıcı-vericiden kurtarılan saat |
| LANE#_RX_HAZIR | Giriş | 1 | Lane için veri hazır sinyali |
| ŞERİT#_RX_GEÇERLİ | Giriş | 1 | Veri Lane için geçerli sinyal |
| ŞERİT#_RX_VERİLERİ | Giriş | 32 | Lane, alıcı-vericiden veri kurtardı |
| SATIR_GEÇERLİ_O | Çıktı | 1 | Bir satırdaki etkin pikseller için geçerli sinyal verisi |
| ÇERÇEVE_GEÇERLİ_O | Çıktı | 1 | Bir çerçevedeki Etkin satırlar için geçerli sinyal |
| VERİ_ÇIKIŞ_O | Çıktı | VERİ_GENİŞLİĞİ*ŞERİT_GENİŞLİĞİ*4 | Piksel veri çıkışı |
Zamanlama Şeması
Aşağıdaki şekil SLVS-EC IP zamanlama diyagramını göstermektedir.
Şekil 9 • SLVS-EC IP Zamanlama Diyagramı
Kaynak Kullanımı
Aşağıdaki tablo kaynak kullanımını göstermektedir:ampPolarFire FPGA'da (MPF300TS-1FCG1152I paketi) uygulanan SLVS-EC Alıcı Çekirdeği, RAW 8 ve dört şerit ve 1920 yatay çözünürlük yapılandırması için.
Tablo 5 • Kaynak Kullanımı
| Öğe | Kullanım |
| DFF'ler | 3001 |
| 4 girişli LUT'lar | 1826 |
| LSRAM'ler | 16 |
Belgeler / Kaynaklar
 |
MICROCHIP UG0877 SLVS-EC Alıcısı PolarFire FPGA için [pdf] Kullanıcı Kılavuzu UG0877, UG0877 SLVS-EC Alıcısı PolarFire FPGA için, SLVS-EC Alıcısı PolarFire FPGA için, Alıcısı PolarFire FPGA için |
